®日本国特許庁(JP)

⑩特許出願公開

◎公開特許公報(A) 平3-183211

®Int. Cl. 5

識別記号 庁内整理番号

❸公開 平成3年(1991)8月9日

H 03 K 19/0948 17/16 17/687

19/0185

H 8124-5 J

8326-5 J 7827-5 J 8941-5 J H 03 K 19/094

19/00

101 D

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称

出力パツファ回路

②特 願 平1-321892

❷出 頤 平1(1989)12月12日

⑰発 明 者 浦 本

紳一

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

⑩発 明 者 吉 本

雅彦

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

库泉计打印标原 4 1 日 1 番地 二叉电波休入公任

エス・アイ研究所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 增雄 外2名

明 細 書

1. 発明の名称

出力パッファ回路

2. 特許請求の範囲

出力端子をブルアップするためのブルアップトランジスタと、出力端子をブルダウンするためのブルダウントランジスタと、前記ブルアップトランジスタのソース・ドレイン間に設けられた容量と、前記プルダウントランジスタのソース・ドレイン間に設けられた容量とを備えたことを特徴とする出力バッファ回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は出力パッファ回路に関し、特に、MOS集積回路に用いられる出力パッファ回路に関するものである。

〔従来の技術〕

第3図は従来の出力パッファ回路を示す回路図 である。同図において、1 a はブルアップトラン ジスタ、1 b はブルタウントランジスタ、2 は電 源端子、3は接地端子、4はデータ入力端子、5 は出力端子、6は出力パッファ回路を示す。また、7は外部で接続されている負荷回路を示しており、負荷容量8および負荷抵抗9から構成されている。データ入力端子4はプルアップトランジスタ1aおよびプルダウントランジスタ1bのドレインに接続されている。プルアップトランジスタ1aのソースは電源端子2に、プルダウントランジスタ1bのソースは接地端子3に接続されている。

出力パッファ回路 6 と負荷回路 7 は出力端子 5 を介して接続されており、データ人力端子 4 の論理レベルに応じて出力パッファ回路 6 が負荷回路 7 を駆動する。すなわち、データ入力端子 4 の論理レベルが「L」の場合にはプルアップトランジスタ 1 a がオンすることにより、出力端子 5 の論理レベルは「H」となり、負荷容量 8 を充電する。逆にデータ入力端子 4 の論理レベルが「H」の場合にはアルダウントランジスタ 1 b がオンするこ

特開平3-183211 (2)

とにより、出力端子5の論理レベルは「L」となり、負荷容量8を放電する。

(発明が解決しようとする課題)

従来のMOS集積回路に用いられる出力バッファ回路は以上のように構成されていたので、寄生するインダクタンスによって、出力の論理レベルが変化する度にスイッチング雑音が発生するという問題があった。

第4図は、第3図に示した出力バッファ回路の寄生インダクタンスを明示した等価回路図である。同図において、10aはプルアップトランジスタ1aと電源端子2との間にある寄生インダクタンスであり、10bはプルダウントランジスタ1bと接地端子3との間の寄生インダクタンスである。また、10cはプルアップトランジスタ1aおよびプルダウントランジスタ1bのドレイン端子から出力端子5までの寄生インダクタンスとの和を示している。

出力の論理レベルが変化する場合には必ず電流

ファのしきい値の方が低くなってしまうというよ うなことが発生する。

このように従来の出力バッファ回路では、スイッチング時に急峻な電流変化に起因するスイッチング雑音による回路動作への悪影響が生じ、最悪の場合には回路の誤動作を招くおそれがあった。

本発明はこのような点に鑑みてなされたものであり、その目的とするところは、急激な電流変化を緩和し、スイッチング雑音を低減することのできる出力パッファ回路を得ることにある。

(課題を解決するための手段)

このような目的を達成するために本発明は、プルアップトランジスクおよびアルダウンドランジスクおよびアルダウンドランジスクのソース・ドレイン間に容量を設けたものである。

(作用)

本発明による出力バッファ回路においては、急 激な電流変化が緩和され、グランドバウンスのよ うなスイッチング雑音を低減する。

(実施例)

変化が発生する。この電流変化により寄生インダクタンスに電圧が誘起する。この誘起電圧の大きさは電流の変化率に比例する。集積回路の動作速度は年々高速化しており、スイッチング時の電流変化率も増加しているため、何の対策も施さない場合、この寄生インダクタンスへの誘起電圧も増大する。

以下、本発明の一実施例を図について説明する。 第1図は本発明による出力バッファ回路の一実施例を示す回路図である。同図において、1aはプルアップトランジスタ、1bはプルダウントランジスタ、2は電源端子、3は接地端子、4はデータ入力端子、5は出力端子、6は出力バッファ回路を示す。また、7は外部で接続されている負荷回路を示しており、負荷容量8および負荷抵抗9から成る。11a、11bは第1および第2の容量である。

データ人力端子 4 はプルアップトランジスタ 1 a およびプルダウントランジスタ 1 b のゲートに接続され、出力端子 5 はプルアップトランジスタ 1 a およびプルダウントランジスタ 1 b のソースは電源端子 2 に、プルダウントランジスタ 1 b のソースは接地端子 3 に接続されている 以下、その動作について説明する。

出力パップァ回路 6 と負荷回路 7 は出力端子 5 を介して接続されており、データ入力端子 4 の論

特開平3-183211 (3)

理レベルに応じて出力パッファ回路 6 が負荷回路 7を駆動する。すなわち、データ入力端子4の論 理レベルが「L」の場合にはプルアップトランジ スタ1aがオンすることにより、出力端子5の論 理レベルは「H」となり、負荷容量8を充電する。 逆にデータ入力端子4の論理レベルが「H」の場 合にはブルダウントランジスタ1りがオンするこ とにより、出力端子5の論理レベルは「L」とな り、負荷容量8を放電する。以上の動作について は第3図に示した従来の出力バッファ回路と同様 である.

ここで出力の論理レベルが変動する場合を考え る。この場合には、従来の出力バッファ回路の動 作上の問題のところで述べたように、電流変化が 生じてスイッチング雑音を発生しようとするが、 第1の容量11aおよび第2の容量11bがこの 電流変化を緩和し、スイッチング雑音を抑制する 働きがある。例えば、出力の論理レベルが「L」 から「H」に変化する場合を考える。この場合に はプルダウントランジスタ1bが遮断されるため

ランドバウンスのようなスイッチング雑音を低減 することができ、スイッチング雑音に起因する回 路の誤動作あるいは性能劣化を回避することがで きる。また、本発明による出力パッファ回路にお いて用いる容量を構成する複数の電極に半導体内 の配線層を用いて構成すれば、容量の付加による ラッチアップの発生を抑止することができる。

第1図は本発明による出力パッファ回路の一実 施例を示す回路図、第2図は第1図の回路に用い る容量の構造を示す概略断面図、第3図は従来の 出力パッファ回路を示す回路図、第4図は第3図 の従来の出力バッファ回路における寄生インダク タンスを明示した等価回路図である。

4. 図面の簡単な説明

1 a ··· アルアップトランジスタ、1 b ··· プルダ カントランジスタ、2…電源端子、3…接地端子、 4 … データ入力端子、5 … 出力端子、6 … 出力パ ッファ回路、7…負荷回路、8…負荷容量、9… 負荷抵抗、11a,11b…容量。


代 理 入

電流変化が生じるが、この変化が第2の容量11 bに充電電流が流れることにより緩和される。ま た、出力の論理レベルが「H」から「L」に変化 する場合にはブルアップトランジスタ1aが遮断 されるために発生した電流変化が第1の容量11 aを流れる充電電流により緩和される。

第2図は本実施例に用いる容量の構造を示す概 略断面図である。12aおよび12bは第1およ び第2の貫極、13は誘電体をそれぞれ示してい る。第1および第2の電極12aおよび12bは 半退体内の配線層を用いて構成することが望まし い。その理由は、電極に配線層を用いた構成にす ることにより、他の構成たとえば電極に拡散層を 使用した場合に比べてラッチアップが発生しにく くなることである。

(発明の効果)

以上説明したように本発明は、ブルアップトラ ンジスタおよび アルダウントランジスタのソース ・ドレイン間に容量を設けたことにより、回路に おける急峻な電流変化を緩和することができ、グ



1a:アルア・ノフトランレスタ 10:プルダウントランンスタ

2. 电源烯子 3:接地墙子

4:データ入力婦子

5: 出刀蹄子

6:出力パッファ回路


7;复荷回路

8:负荷存置

9:负荷抵抗

11a,11b; 总量.

第2 図



特閒平3-183211 (4)

